Partial translation of Japanese Unexamined Patent Publication No. 2001-119026

[0013]

5

field c the surface of channel of aforementioned silicon germanium channel layer 120, an aluminum oxide film 140 serving as a gate insulator layer is formed. The thickness of the aluminum oxide film 140 is 20-500 A gate conductive layer 150 is formed on the aluminum oxide 10 film 140. The gate conductive layer 150 is formed from polysilicon or a polysilicon-germanium alloy; however, it is not necessarily limited to these. Although not shown in the drawing, the source and drain electrodes are electrically connected to the source and drain regions 130, respectively. 15 The aluminum oxide film 140 has a large dielectric constant compared with a silicon oxide or silicon nitride film. Therefore, when using the aluminum oxide film 140 as the gate insulator layer, compared with the case where a silicon oxide or silicon nitride film is used as a gate insulator layer, the 20 conductance of the device can be further increased and allowing the operation speed of the device to be enhanced.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-119026

(43)Date of publication of application: 27.04.2001

(51)Int.CI.

H01L 29/78

(21)Application number: 2000-292907

(71)Applicant: SAMSUNG ELECTRONICS CO LTD

(22)Date of filing:

26.09.2000

(72)Inventor: LEE GIL-GWANG

SAI TAIHII SO GENSAN BOKU SEIU

(30)Priority


Priority number: 1999 9941313

Priority date: 27.09.1999

Priority country: KR

(54) MOS TRANSISTOR OF SIGE CHANNEL AND MANUFACTURING METHOD THEREFOR (57)Abstract:

PROBLEM TO BE SOLVED: To provide a MOS transistor having a SiGe channel with improved electrical characteristics, and its manufacturing method. SOLUTION: In this MOS transistor having an SiGe channel, a channel region C that is limited by source and drain regions 130 in a semiconductor substrate 100 is formed by an SiGe channel layer 120 with a high carrier mobility, and an aluminum oxide film 140 is used as a gate insulation film on it. A gate conductive layer 150 is formed on the aluminum oxide film 140, thus improving element speed and conductance. Especially, by forming the aluminum oxide film 140 at a low temperature, an improved gate insulation film can be obtained without causing the characteristics of the SiGe channel to deteriorate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(II)特許出願公開番号 特開2001-119026

(P 2 0 0 1 – 1 1 9 0 2 6 A)

(43)公開日 平成13年4月27日(2001.4.27)

(51) Int. C1. 7	識別記号	FΙ			テーマコート・	(参考)
H01L 29/78		H01L 29/78	301	В		
			301	G		
			301	S		

審査請求 未請求 請求項の数24 OL (全8頁)

	····	· · · · · · · · · · · · · · · · · · ·	
(21)出願番号	特願2000-292907(P2000-292907)	(71)出願人	390019839
•			三星電子株式会社
(22)出願日	平成12年9月26日(2000.9.26)		大韓民国京畿道水原市八達区梅灘洞416
		(72)発明者	李 佶 洸
(31)優先権主張番号	1 9 9 9 P - 4 1 3 1 3		大韓民国京畿道龍仁市水枝邑竹田里501番
(32)優先日	平成11年9月27日(1999.9.27)		地 東星2次アパート105棟704号
(33)優先権主張国	韓国 (KR)	(72)発明者	崔 兌 ▲ヒー▼
			大韓民国ソウル特別市麻浦区延南洞570-4
			1番地
		(74)代理人	100086368
			弁理士 萩原 誠
		1	


最終頁に続く

(54) 【発明の名称】SiGeチャンネルのMOSトランジスタ及びその製造方法

(57)【要約】

【課題】 電気的特性が向上したSiGeチャンネルのMOSトランジスタ及びその製造方法を提供すること。

【解決手段】 SiGeチャンネルのMOSトランジスタは、 半導体基板100内のソース及びドレイン領域130に より限定されるチャンネル領域Cがキャリアの移動度が 高いSiGeチャンネル層120で形成されており、その上 のゲート絶縁膜としてアルミニウム酸化膜140を使用 する。アルミニウム酸化膜140上にはゲート導電層1 50が形成される。従って素子の速度を向上させられ、 素子のコンダクタンスを増加させられる。特にアルミニ ウム酸化膜140を低温で形成することによってSiGeチャンネルの特性を劣化させずに良質のゲート絶縁膜を得 られる。



30

【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

この半導体基板の上部表面下に相互離隔するように形成 された第2導電型のソース及びドレイン領域と、

1

このソース及びドレイン領域により限定されるチャンネ ル領域に形成されたシリコンゲルマニウムチャンネル層 ٤,

前記チャンネル領域上に形成されたゲート絶縁膜として のアルミニウム酸化膜と、

このアルミニウム酸化膜上に形成されたゲート導電層

前記ソース及びドレイン領域に各々電気的に連結される ように形成されたソース及びドレイン電極とを具備する ことを特徴とするSiGeチャンネルのMOSトランジスタ。

【請求項2】 前記基板はシリコン基板であることを特 徴とする請求項1に記載のSiGeチャンネルのMOSトラン ジスタ。

【請求項3】 前記ソース及びドレイン領域はLDD構造 であることを特徴とする請求項1に記載のSiGeチャンネ ルのMOSトランジスタ。

【請求項4】 前記シリコンゲルマニウムチャンネル層 の厚さは50~1000Åであることを特徴とする請求 項1に記載のSiGeチャンネルのMOSトランジスタ。

【請求項5】 前記アルミニウム酸化膜の厚さは20~ 500Åであることを特徴とする請求項1に記載のSiGe チャンネルのMOSトランジスタ。

【請求項6】 前記ゲート導電層はポリシリコンまたは ポリシリコン-ゲルマニウム合金より形成されたことを 特徴とする請求項1に記載のSiGeチャンネルのMOSトラ ンジスタ。

【請求項7】 前記ゲート導電層の側壁に形成されたゲ ートスペーサをさらに具備することを特徴とする請求項 1に記載のSiGeチャンネルのMOSトランジスタ。

【請求項8】 前記ゲートスペーサは、シリコン酸化膜 とシリコンナイトライド膜が順次に積層された構造であ ることを特徴とする請求項7に記載のSiGeチャンネルの MOSトランジスタ。

【請求項9】 前記ソース及びドレイン領域上に第2導 電型の上昇したソース及びドレイン領域をさらに具備す ることを特徴とする請求項1に記載のSiGeチャンネルの 40 MOSトランジスタ。

【請求項10】 前記上昇したソース及びドレイン領域 は、第2導電型の不純物がドーピングされたシリコン層 より形成されたことを特徴とする請求項9に記載のSiGe チャンネルのMOSトランジスタ。

【請求項11】 前記上昇したソース及びドレイン領域 と前記ゲート導電層上に形成され、各々前記ソース及び ドレイン電極とゲート電極を構成する金属シリサイド層 をさらに具備することを特徴とする請求項9に記載のSi GeチャンネルのMOSトランジスタ。

【請求項12】 前記金属シリサイド層を構成する金属 はTi、Co、Ni、PtまたはZrであることを特徴とする請求 項11に記載のSiGeチャンネルのMOSトランジスタ。

9

【請求項13】 (a)第1導電型の半導体基板のアクテ ィブ領域上にシリコンゲルマニウムチャンネル層を形成 する段階と、

- (b) 前記シリコンゲルマニウムチャンネル層上にゲート 絶縁膜としてアルミニウム酸化膜を形成する段階と、
- (c) 前記アルミニウム酸化膜上にゲート導電層を形成す る段階と、
- (d) 前記アルミニウム酸化膜及び前記ゲート導電層の一 部を除去して前記シリコンゲルマニウムチャンネル層の 表面の一部を露出させ、かつアルミニウム酸化膜パター ン及びゲート導電層パターンを形成する段階と、
- (e) 前記半導体基板の露出表面上に不純物イオンを注入 して前記半導体基板の上部一定領域に第2導電型のソー ス及びドレイン領域を形成する段階と、
- (f)前記ソース領域及び前記ドレイン領域に各々電気的 に連結されるようにソース電極及びドレイン電極を形成 20 する段階とを含むことを特徴とするSiGeチャンネルのMO Sトランジスタ製造方法。

【請求項14】 前記シリコンゲルマニウムチャンネル 層を形成する段階は、選択的エピタキシャル成長法を使 用して遂行することを特徴とする請求項13に記載のSi GeチャンネルのMOSトランジスタ製造方法。

【請求項15】 前記選択的エピタキシャル成長法によ り前記シリコンゲルマニウムチャンネル層を形成するた めに、シリコンソースガスとしてSiH, SiH, Cl, 、SiCl, またはSi, H。ガスを使用し、ゲルマニウムソースガスと してGeH ガスを使用することを特徴とする請求項14に 記載のSiGeチャンネルのMOSトランジスタ製造方法。

【請求項16】 前記アルミニウム酸化膜を形成する段 階は、原子層蒸着法を使用して遂行することを特徴とす る請求項13に記載のSiGeチャンネルのMOSトランジス 夕製造方法。

【請求項17】 前記原子層蒸着法を使用して前記アル ミニウム酸化膜を形成する時に蒸着温度は100~70 0℃であることを特徴とする請求項16に記載のSiGeチ ャンネルのMOSトランジスタ製造方法。

【請求項18】 前記ソース及びドレイン領域形成のた めに用いられる不純物イオンは燐または砒素であること を特徴とする請求項13に記載のSiGeチャンネルのMOS トランジスタ製造方法。

【請求項19】 前記燐または砒素イオンの注入濃度は 1×10''~1×10''/cm'で、注入エネルギは2~3 O KeVであることを特徴とする請求項18に記載のSiGe チャンネルのMOSトランジスタ製造方法。

【請求項20】 前記ソース及びドレイン領域を形成し た後に、前記アルミニウム酸化膜パターン及び前記ゲー ト導電層パターンの側壁にスペーサを形成する段階をさ

らに含むことを特徴とする請求項13に記載のSiGeチャ ンネルのMOSトランジスタ製造方法。

【請求項21】 前記スペーサを形成した後、前記スペ ーサをイオン注入マスクとして使用して不純物イオンを 注入する段階をさらに含むことを特徴とする請求項20 に記載のSiGeチャンネルのMOSトランジスタ製造方法。

【請求項22】 前記不純物イオンとして燐または砒素 イオンを使用し、注入濃度は1×10¹⁶~1×10¹⁶/c m'で、注入エネルギは10~80KeVであることを特徴 とする請求項21に記載のSiGeチャンネルのMOSトラン ジスタ製造方法。

【請求項23】 前記ソース及びドレイン電極を形成す る段階は、

前記シリコンゲルマニウムチャンネル層の露出表面上に シリコン層を形成する段階と、

前記シリコン層に不純物イオンを注入して第2導電型の 上昇したソース及びドレイン領域を形成する段階と、 前記上昇したソース及びドレイン領域を完全に覆う金属 層を形成する段階と、

と前記金属層との間にソース電極及びドレイン電極とし ての金属シリサイドを形成する段階と、

シリサイド化せずに残った前記金属層を除去する段階と を含むことを特徴とする請求項13に記載のSiGeチャン ネルのMOSトランジスタ製造方法。

【請求項24】 前記金属層を除去する段階は、H.O.、 H, SO, 及びH, O溶液の混合溶液を食刻液として使用した湿 式食刻法を用いて遂行することを特徴とする請求項23 に記載のSiGeチャンネルのMOSトランジスタ製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はMOSトランジスタ及 びその製造方法に係り、より詳細には電気的特性が向上 したSiGeチャンネルのMOSトランジスタ及びその製造方 法に関する。

[0002]

【従来の技術】今までMOSトランジスタの高速化及び低 電圧化のために色々な構造及び製造方法が試みられてき た。その構造及び製造方法中の一つは、IV族物質をMOS トランジスタのチャンネルとして使用することであっ た。最近はシリコンゲルマニウム異種構造の物質をチャ ンネルとして使用する技術が活発に研究されている勢い である。MOSトランジスタでのキャリアのエレクトロン 及びホールの移動度は、シリコン内でよりシリコンゲル マニウム内でさらに高いという事実は既によく知られて いる[C. A. King, J. L. Hoyt, C. M. Gronet, J. F. Gibbons, M. P. Scott and J. Turner, IEEE Elec. Dev. Lett., 10, 5 2,(1989)]。

【0003】しかし、シリコンゲルマニウム異種構造の 物質をチャンネルとして使用する技術を集積回路に適用 50

しようとする場合色々な難しさが派生される。その代表 的なもののうちの一つはシリコンゲルマニウム(Si, Ge 1.1.)構造上に良質のゲート絶縁膜を形成することであ る。即ち、通常的なゲート絶縁膜として用いられるシリ コン酸化膜またはシリコンナイトライド膜をシリコンゲ ルマニウムチャンネル上に形成させる場合に素子の電気 的特性が低下する。

【0004】より具体的に説明すれば、まずゲート絶縁 膜として用いられるシリコン酸化膜を形成するための熱 10 酸化工程時に、シリコンゲルマニウムが分解されてゲル マニウムが偏析(segregation)される現象が発生する。 ゲルマニウムが偏析される現象が発生すると、周辺層に ストレスを与え、またチャンネル内でのキャリアの移動 度を低下させる。次に、ゲート絶縁膜として用いられる シリコンナイトライド膜を形成するためのシリコン窒化 工程は高温、例えば900℃以上で遂行されるので、こ の場合にもシリコンゲルマニウムが分解される問題が発 生する。

【0005】このような問題を解決するために前記熱酸 熱処理を遂行して前記上昇したソース及びドレイン領域 20 化工程またはシリコン窒化工程をCIMD(Combined Ionand Molecular Deposition)法に取り替える方案が提案され たことがある。このCIMD法は低温状態でシリコン酸化膜 またはシリコンナイトライド膜を形成できるので、先に 言及した問題点は解決できる。

[0006]

【発明が解決しようとする課題】しかしこの方法は素子 の速度を向上させるのには限界がある。即ち素子の速度 を示す指標中の一つのコンダクタンス(G)は下の数学式 1に示した通りである。

30 【数1】

$$G = \frac{W}{L} \mu C_o (V_g - V_{th})$$

ここでWはチャンネルの幅を、Lはチャンネルの長さを、 μはキャリアの移動度を、C。はゲート絶縁膜のキャパシ タンスを、V。はゲート電圧を、そしてV」。はスレッショ ルド電圧を各々示す。素子の速度を高めるためにはコン ダクタンスを増加させるべきであるが、物理的な限界に よってチャンネルの幅と長さの比は増加させ難く、低消 40 費電力の側面で(V₂-V₁₃)の値も増加させ難い。従って キャリアの移動度 μ を増加させたりゲート絶縁膜のキャ パシタンスC。を増加させるべきである。しかしシリコン 酸化膜またはシリコン窒化膜のキャパシタンスを増加さ せることも決まった誘電率によって限界がある。

【0007】本発明は上記の点に鑑みなされたもので、 その目的は、低温で形成可能で誘電率の大きい物質がゲ ート絶縁膜として使われて電気的特性が向上したSiGeチ ャンネルのMOSトランジスタを提供することにある。本 発明の他の目的は、前記SiGeチャンネルのMOSトランジ スタを製造する方法を提供することにある。

[0008]

【課題を解決するための手段】本発明に係るSiGeチャンネルのMOSトランジスタは、第1導電型の半導体基板と、この半導体基板の上部表面下に相互離隔するように形成された第2導電型のソース及びドレイン領域と、このソース及びドレイン領域により限定されるチャンネル領域に形成されたシリコンゲルマニウムチャンネル層と、前記チャンネル領域上に形成されたゲート絶縁膜としてのアルミニウム酸化膜と、このアルミニウム酸化膜上に形成されたゲート導電層と、前記ソース及びドレイ 10ン領域に各々電気的に連結されるように形成されたソース及びドレイン電極とを具備することを特徴とする。

【0009】前記シリコンゲルマニウムチャンネル層の 厚さは50~1000Åであることが望ましいし、前記 アルミニウム酸化膜の厚さは20~500Åであること が望ましい。また前記ゲート導電層の側壁に形成された ゲートスペーサをさらに具備することができ、この場合 に前記ゲートスペーサは、シリコン酸化膜とシリコンナ イトライド膜が順次に積層された構造であることが望ま しい。前記ソース及びドレイン領域上には第2導電型の 20 上昇したソース及びドレイン領域をさらに具備する場合 があり、この場合に前記上昇したソース及びドレイン領 域は、第2導電型の不純物がドーピングされたシリコン 層より形成されることが望ましい。また前記ソース及び ドレイン領域と前記ゲート導電層上に形成されて各々が 前記ソース及びドレイン電極とゲート電極を構成する金 属シリサイド層をさらに具備する場合がある。この時、 前記金属シリサイド層を構成する金属はTi、Co、Ni、Pt またはZrであることが望ましい。

【0010】本発明に係るSiGeチャンネルのMOSトランジスタの製造方法によれば、まず、第1導電型の半導体基板のアクティブ領域上にシリコンゲルマニウムチャンネル層を形成する。次に、前記シリコンゲルマニウム酸化膜を形成する。次に、前記アルミニウム酸化膜上にゲート絶縁膜としてアルミニウム酸化膜上にゲート導電層を形成する。次に、前記アルミニウム酸化膜及び前記ゲート導電層の一部を除去して前記シリコンゲルマニウムチャンネル層の表面の一部を露出させ、かつアルミニウム酸化膜パターン及びゲート導電層パターンを形成する。次に、前記半導体基板の上部一定領域に第2導電型のソース及びドレイン領域を形成する。そして前記ソース領域及び前記ドレイン領域に各々電気的に連結されるようにソース電極及びドレイン電極を形成する。

【0011】前記シリコンゲルマニウムチャンネル層を 形成する段階は、選択的エピタキシャル成長法を使用し て遂行することができ、この場合にシリコンソースガス としてSiH,、SiH,Cl,、SiCl,またはSi,H,ガスを使用 し、ゲルマニウムソースガスとしてGeH,ガスを使用する ことが望ましい。前記アルミニウム酸化膜を形成する段 50 階は、原子層蒸着法を使用して遂行することができ、この場合に蒸着温度は100~700℃であることが望ましい。前記ソース及びドレイン領域を形成した後に、前記アルミニウム酸化膜パターン及び前記ゲート導電配がターンの側壁にスペーサを形成する段階をさらに電極を形成するために、前記シリコンゲルマニウムチャンコンゲルマニウムチャンコン層を形成し、そのシリコン層を形成し、そのシリコンがルマニウムチャンの関域を形成し、その上昇したソース及びドレイン領域を形成し、その上昇したソース及びドレイン領域を形成し、その上昇したソース及びドレイン領域を形成し、その上昇したソース及びドレイン領域を完全に覆う金属層を形成し、熱処理を遂域といることにより前記上昇したソース及びドレイン領域とでであることにより前記上昇したソース及びドレイン電極といてが記金属との間にソース電極及びドレイン電極としてが記金属を形式する。そしてシリサイドとで残った前記金属層を除去する。

[0012]

【発明の実施の形態】以下、添付した図面を参照して本 発明の望ましい実施の形態について詳細に説明する。図 1は本発明の一実施形態に係るSiGeチャンネルのMOSト ランジスタを示す断面図である。図1を参照すれば、シ リコンよりなる第1導電型、例えば2型の半導体基板1 00内には素子分離膜110によりアクティブ領域が限 定される。前記素子分離膜110には、図示したように フィールド酸化膜を使用できるが、場合によってはトレ ンチ形態の素子分離膜を形成する場合もある。半導体基 板100のアクティブ領域上にはシリコンゲルマニウム チャンネル層120が形成される。このシリコンゲルマ ニウムチャンネル層120の厚さは50~1000Åで ある。このシリコンゲルマニウムチャンネル層120 は、その一部領域(図面でcで示す区間)がMOSトランジス 30 タのチャンネル領域として使われる。シリコンゲルマニ ウムチャンネル層120及び半導体基板100の一部領 域には第2導電型、例えばN型のソース及びドレイン領 域130が相互一定間隔、即ちチャンネル領域の長さc に対応する間隔だけ離隔するように形成される。MOSト ランジスタのチャンネル領域がシリコンゲルマニウムよ り形成されているので、シリコン内に形成されたチャン ネル領域でよりキャリア、即ち電子の移動度がさらに高 まり、従って素子の動作速度が向上する。

40 【0013】前記シリコンゲルマニウムチャンネル層120のチャンネル領域cの表面上にはゲート絶縁膜としてのアルミニウム酸化膜140が形成される。このアルミニウム酸化膜140上にはゲート導電層150が形成される。このゲート導電層150が形成される。このゲート導電層150はポリシリコンまたはポリシリコン・ゲルマニウム合金より形成されるが、必ずこれに限定されることではない。図面には示さなかったが、ソース及びドレイン電極が各々ソース及びドレイン領域130と電気的に連結されるように形成される。前記アルミニウム酸化膜140はシリコン酸化

膜またはシリコン窒化膜に比べて大きい誘電率を有する。従って前記アルミニウム酸化膜140をゲート絶縁膜として使用する場合、シリコン酸化膜またはシリコン窒化膜をゲート絶縁膜として使用する場合より素子のコンダクタンスがさらに増加し、これにより素子の動作速度を向上できる。

【0014】図2は、本発明の他の実施形態に係るSiGe チャンネルのMOSトランジスタを示す断面図である。本 実施形態で用いられるSiGeチャンネルのMOSトランジス タは、上昇したソース及びドレイン領域を有するという 10 点で前述した実施形態とは違う。上昇したソース及びドレイン領域を有するMOSトランジスタは、一般のMOSトランジスタに比べてソース及びドレイン電極の接触抵抗をより容易に低められる構造を有する。

【0015】図2を参照すれば、シリコンよりなる第1 導電型、例えばP型の半導体基板200内には素子分離 膜210によりアクティブ領域が限定される。半導体基 板200のアクティブ領域上にはシリコンゲルマニウム チャンネル層220が形成される。このシリコンゲルマ ニウムチャンネル層220の厚さは50~1000Åで 20 ある。このシリコンゲルマニウムチャンネル層220 は、その一部領域(図面でcで示した区間)がMOSトランジ スタのチャンネル領域として使われる。シリコンゲルマ ニウムチャンネル層220及び半導体基板200の一部 領域には第2導電型、例えばN型のソース及びドレイン 領域230が相互一定間隔、即ちチャンネル領域の長さ cに対応する間隔だけ離隔するように形成される。この ソース及びドレイン領域230はLDD(Lightly Doped Dr ain)構造を有する。先に言及されたように、MOSトラン ジスタのチャンネル領域がシリコンゲルマニウムより形 30 成されているので、シリコン内に形成されたチャンネル 領域でよりキャリア、即ち電子の移動度がさらに高ま り、従って素子の動作速度が向上する。

【0016】前記シリコンゲルマニウムチャンネル層2 20のチャンネル領域cの表面上にはゲート絶縁膜とし てのアルミニウム酸化膜240が形成される。このアル ミニウム酸化膜240の厚さは20~500Åである。 このアルミニウム酸化膜240上にはゲート導電層25 0が形成される。このゲート導電層250はポリシリコ ンまたはポリシリコン-ゲルマニウム合金を使用して形 成できる。アルミニウム酸化膜240及びゲート導電層 250の側壁にはスペーサ260が形成される。このス ペーサ260は、LDD構造のソース及びドレイン領域2 30を形成させるためのイオン注入マスクとして使われ る場合もある。このスペーサ260はシリコン酸化膜2 61とシリコンナイトライド膜262が順次に積層され た構造である。このスペーサ260と素子分離膜210 との間でシリコンゲルマニウムチャンネル層220の表 面上には上昇したソース及びドレイン領域270が形成 される。この上昇したソース及びドレイン領域270は 50

N型不純物イオンがドーピングされたシリコン層より形成される。上昇したソース及びドレイン領域270上には各々ソース及びドレイン電極としての機能を遂行する金属シリサイド280が形成される。またゲート導電層150の上部表面上にもゲート電極としての機能を遂行する金属シリサイド290が形成される。これら金属シリサイド280、290を構成する金属はTi、Co、Ni、Ptまたは2rである。

【0017】本発明の第2実施形態に係る上昇したソース及びドレイン領域を有するSiGeチャンネルのMOSトランジスタの場合にも、先に言及されたように、相対的に大きい誘電率を有するアルミニウム酸化膜240をゲート絶縁膜として使用するので、素子のコンダクタンスがさらに増加し、これにより素子の動作速度を向上させられる。

【0018】図3乃至図7は、本発明に係るSiGeチャンネルのMOSトランジスタ製造方法を説明するために示す断面図である。本実施形態では、前述した第2実施形態の上昇したソース及びドレイン領域を有するSiGeチャンネルのMOSトランジスタを製造する方法に関して説明するが、前述した第1実施形態のSiGeチャンネルのMOSトランジスタに関しても同様に適用できるということは、当業者には周知のことである。

【0019】まず図3に示したように、第1導電型、例 えばP型の半導体基板300にアクティブ領域Aを限定す る。このアクティブ領域Aは素子分離膜310により限 定される。素子分離膜310としては図示したようなフ ィールド酸化膜を使用して形成するが、場合によっては トレンチ形態の素子分離膜を形成することもある。アク ティブ領域Aを限定した後には、選択的エピタキシャル 成長法を使用して前記アクティブ領域A上にシリコンゲ ルマニウムチャンネル層320を形成する。このシリコ ンゲルマニウムチャンネル層320は、化学気相蒸着法 または分子線エピタキシ方法を使用して形成する場合も ある。このシリコンゲルマニウムチャンネル層320を 形成するために使用するシリコンソースガスとしてはSi H.、SiH, Cl,、SiCl, またはSi, H. ガスを使用し、ゲルマ ニウムソースガスとしてはGeHL ガスを使用できるが、こ こで言及したガス以外のガスを使用してもよい。シリコ 40 ンゲルマニウムチャンネル層320の厚さは約50~1 000Åにする。

【0020】次に、シリコンゲルマニウムチャンネル層320の上部表面が完全に覆われるように全面にアルミニウム酸化膜330及びゲート導電層340を順次に形成する。ここでアルミニウム酸化膜330はゲート絶縁膜として使われる。このアルミニウム酸化膜330の厚さは20~500Aにする。このアルミニウム酸化膜330を形成する方法としては原子層蒸着法を含む化学的気相蒸着法を使用するが、他の物理的気相蒸着法も使用できる。いずれの方法を使用しても、アルミニウム酸化

30

膜330の蒸着温度は低温にする。その理由は、蒸着温 度をさらに高めれば、シリコンゲルマニウムチャンネル 層320内でシリコンとゲルマニウムが分解される現象 が発生されるからである。シリコンとゲルマニウムが分 解されると、ゲート絶縁膜にストレスを与えチャンネル 内でキャリアの移動度を落とすので、素子の電気的特性 が劣化する。蒸着方法として原子層蒸着法を使用する場 合、蒸着温度は100~700℃に維持させる。一方、 前記ゲート導電層340はポリシリコンまたはポリシリ コン-ゲルマニウム合金を使用して形成でき、それら以 外にも色々な金属物質を使用して形成することができ る。

【0021】次に、所定の食刻マスク膜パターンを使用 してパターニングされたゲート導電層340及びアルミ ニウム酸化膜330を形成する。即ち、食刻マスク膜パ ターンとして所定の開口部を有するフォトレジスト膜パ ターン(図示せず)をゲート導電層340上に形成する。 そして、このフォトレジスト膜パターンを食刻マスクと してゲート導電層340及びアルミニウム酸化膜330 を順次に食刻する。この食刻はシリコンゲルマニウムチ 20 ャンネル層320の表面が露出されるまで遂行する。食 刻工程が終った後はフォトレジスト膜パターンを除去 し、その結果物が図4に示されている。

【0022】次に、図4に示したように、全面に第2導 電型、例えばN型不純物イオンを注入する。N型不純物イ オンとしては燐(P)または砒素(As)イオンを使用する。 この時注入濃度は1×10¹¹~1×10¹¹/cm¹にし、注 入エネルギは2~3 OKeVの低エネルギにして浅い接合 のソース及びドレイン領域350'を形成する。この浅 い接合のソース及びドレイン領域350'が形成される ことによってシリコンゲルマニウムチャンネル層320 内でのチャンネル長さも決定される。

【0023】次に、図5に示したように、ゲート導電層 330の側壁にスペーサ360を形成する。このスペー サ360は、シリコン酸化膜361とシリコンナイトラ イド膜362が順次に積層された構造からなる。このス ペーサ360を形成するためには、まず図4の構造体全 面にシリコンゲルマニウムチャンネル層320が分解さ れない程度の温度でシリコン酸化膜とシリコンナイトラ イド膜を順次に形成する。そしてエッチバック工程を遂 40 が完成する。 行してゲート導電層330の側壁にのみシリコン酸化膜 361とシリコンナイトライド膜362を残らせる。次 に、選択的エピタキシャル成長法を使用してシリコンゲ ルマニウムチャンネル層320の露出表面上にシリコン 層370'を形成する。前記ゲート導電層340がポリ シリコンまたはポリシリコン-ゲルマニウム合金より形 成された場合には、前記シリコン層370'が形成され ると同時にゲート導電層340上にはポリシリコン層3 80が形成される。

【0024】次に、図6に示したように、ポリシリコン 50

層380が形成された結果物にN型不純物イオンを注入 する。N型不純物イオンとしては燐または砒素イオンを 使用する。この時注入濃度は1×10¹⁶~1×10¹⁶/c m'にし、注入エネルギは10~80KeVのエネルギーを 使用する。注入されたN型不純物イオンは、シリコン層 (図5の370')及びシリコンゲルマニウムチャンネル 層320を貫通して半導体基板300に注入される。次 に、急速熱処理工程を遂行して注入された不純物イオン をドライブイン拡散させる。すると半導体基板300及 びシリコンゲルマニウムチャンネル層320の一部領域 にはN型の高濃度ソース及びドレイン領域350が形成 される。このソース及びドレイン領域350は、先に形 成された浅い接合のソース及びドレイン領域と重畳され てLDD構造となる。これと同時にシリコン層(図5の37 0')に注入された不純物もドライブイン拡散されて、上 昇したソース及びドレイン領域370が形成される。 【0025】次に、上昇したソース及びドレイン領域

(図6の370)およびポリシリコン層380の上部に金 属層(図示せず)を形成する。この金属層は高融点金属、 例えばTi、Co、Ni、ZrまたはPtよりなり、あるいはこれ ら金属の合金で形成される場合もある。次いで所定の熱 を加えて上昇したソース及びドレイン領域370の上部 に存在するシリコンと金属層の下部に存在する金属とを 反応させる。このとき同時にポリシリコン層380に存 在するポリシリコンと金属層に存在する金属も反応す る。その結果、図7に示したように、上昇したソース及 びドレイン領域370上に金属シリサイド390が形成 され、ゲート導電層340上にも金属シリサイド400 が形成される。この時図面には示さなかったが、金属シ リサイド390、400上とシリコン成分が存在しない 領域には反応しない金属層が残る。そこで湿式食刻液、 例えばH, O, 、H, SO, 及びH, O溶液の混合溶液を使用して残 っている金属層を除去する。するとゲート導電層340 上にはゲート電極としての金属シリサイド400が露出 し、上昇したソース及びドレイン領域370上にはソー ス及びドレイン電極としての金属シリサイド390が露 出する。このような状態で層間絶縁膜を形成し、金属配 線工程を遂行すれば本発明に係る上昇したソース及びド レイン領域を有するSiGeチャンネルのMOSトランジスタ

[0026]

【発明の効果】本発明に係るSiGeチャンネルのMOSトラ ンジスタによれば、チャンネルとしてキャリアの移動度 が高いSiGe層を使用するので素子の動作速度を速くする ことができ、ゲート絶縁膜として誘電率が高いアルミニ ウム酸化膜を使用するので素子のコンダクタンスを増加 させられる。特に前記アルミニウム酸化膜は、700℃ 以下の低温で形成させることによって素子の電気的な特 性を劣化させずにSiGeチャンネルの長所を維持できる。

【図面の簡単な説明】

【図1】本発明に係るSiGeチャンネルのMOSトランジスタの第1実施形態を示す断面図である。

11

【図2】本発明に係るSiGeチャンネルのMOSトランジスタの第2実施形態を示す断面図である。

【図3】本発明に係るSiGeチャンネルのMOSトランジスタ製造方法の実施の形態を示す断面図である。

【図4】本発明に係るSiGeチャンネルのMOSトランジスタ製造方法の実施の形態を示す断面図である。

【図5】本発明に係るSiGeチャンネルのMOSトランジスタ製造方法の実施の形態を示す断面図である。

【図6】本発明に係るSiGeチャンネルのMOSトランジス

夕製造方法の実施の形態を示す断面図である。

【図7】本発明に係るSiGeチャンネルのMOSトランジスタ製造方法の実施の形態を示す断面図である。

【符号の説明】

100 半導体基板

110 素子分離膜


120 シリコンゲルマニウムチャンネル層

130 ソース及びドレイン領域


140 アルミニウム酸化膜

10 150 ゲート導電層


【図1】




【図3】




【図5】




【図2】




【図4】



【図6】







フロントページの続き

(72)発明者 宋 源 ▲サン▼

大韓民国ソウル特別市瑞草区瑞草4洞1686 -4番地 錦湖アパートナ棟712号

(72)発明者 朴 正 雨

大韓民国ソウル特別市江南区逸院洞 プル ンマウル107棟1404号